slide bảo vệ luận văn thạc sĩ kỹ thuật viễn thông

Chúng tôi xin giới thiệu slide bảo vệ luận văn thạc sĩ kỹ thuật của trường PTIT năm 2013 . QUý vị tham khảo cách trình bày luận văn của tác giả để rút kinh nghiệm cho mình

ĐỀ CƯƠNG
LUẬN VĂN THẠC SĨ KỸ THUẬT

 

 

 

HÀ NỘI - 2013

 

THIẾT KẾ LÕI XỬ LÝ MỀM
KIẾN TRÚC RISC TRÊN FPGA
 

 

CHUYÊN NGÀNH : TRUYỀN DỮ LIỆU VÀ MẠNG MÁY TÍNH

      

MÃ SỐ  : 60.48.15

                              

  

ĐỀ CƯƠNG LUẬN VĂN THẠC SĨ KỸ THUẬT

 

NGƯỜI HƯỚNG DẪN KHOA HỌC

TS. HỒ KHÁNH LÂM

   

 

HÀ NỘI - 2013

 

 

I. M ĐU

 1. Lý do chọn đề tài

   Các hệ thống nhúng được phát triển trên FPGA đang được sử dụng rộng rãi cho các nghiên cứu, ứng dụng, và đào tạo hiện nay bởi đặc tính linh hoạt cho các thiết kế thiết bị trên FPGA. Đặc tính có thể cấu hình lại của FPGA cho phép tạo ra phiên bản thiết kế của một thiết bị mong muốn cho các ứng dụng khác nhau. Nhờ sử dụng các ngôn ngữ mô phỏng phần cứng VHDL, Verilog và một số công cụ thiết kế, mô phỏng, ngày nay, ở phòng thí nghiệm, cơ sở đào tạo, hay một cá nhân có thể đưa ra ý tưởng, một mẫu thiết kế một bộ xử lý mong muốn, và thực thi nó trên FPGA.

 

 

2. Mục đích nghiên cứu (các kết quả cần đạt được):

 

Kiến trúc RISC: khái niệm, đặc tính, tập lệnh, sơ đồ khối

Thiết kế một lõi xử lý mềm kiến trúc RISC đơn giản trên Xilinx Spartan 3E 500K FPGA, mô phỏng hoạt động. 

 

3. Đối tượng và phạm vi nghiên cứu

 

Công nghệ FPGA

Ngôn ngữ VHDL

Công cụ thiết kế phần cứng trên FPGA

Kiến trúc RISC.

 

4. Phương pháp nghiên cứu

 

   Nghiên cứu lý thuyết về RISC, FPGA

   Mô hình hóa

   Thực nghiệm

 

II. NỘI DUNG

Nội dung của luận văn dự kiến sẽ được chia thành 4 chương với những nội dung cụ thể như sau:

 

 

Chương 1:  Bộ xử lý  lõi mềm kiến trúc RISC MicroBlaze 32-bit

1.1 Cấu trúc của MicroBlaze

1.1.1 Sơ đồ khối

1.1.2Đặc tính kỹ thuật

     1.1.3.  Các kiểu dữ liệu

     1.1.4.  Tập lệnh

     1.2.     Các khối chức năng

     1.2.1.  Kiến trúc đường ống

     1.2.2.  Kiến trúc bộ nhớ

     1.2.3.  FPU

     1.2.4.  Các giao tiếp vào/ra

 

Chương 2. Lựa chọn công nghệ FPGA

 

2.1.     Bảng phát triển Atlys Xilinx Spartan 3E 500K starter board

2.1.1. Đặc điểm kỹ thuật và sơ đồ khối 

2.1.2. Cấu trúc của chip FPGA

2.2.    Ngôn ngữ VHDL và công cụ phát triển Xilinx EDK 13.2

2.2.1. Lich sử ra đời và ứng dụng của VHDL

2.2.2. Cấu trúc của chương trình VHDL

2.2.3. Công cụ phát triển Xilinx EDK 13.2

 

 

       Chương 3. Thiết kế MicroBlaze trên Xilinx spartan 3E 500K starter board

 

       3.1. Các bước thiết kế sử dụng công cụ Xilinx ISE 13.2 và EDK 13.2.

       3.2. Thử nghiệm ứng dụng vào/ra trên MicroBlaze

 

III. KẾT LUẬN VÀ ĐỊNH HƯỚNG NGHIÊN CỨU

Đánh giá kết đạt được của đề tài luận văn:

Ngiên cứu Kiến trúc RISC: khái niệm, đặc tính, tập lệnh, sơ đồ khối, ứng dụng thiết kế một lõi xử lý mềm kiến trúc RISC đơn giản trên Xilinx Spartan 3E 500K FPGA, mô phỏng hoạt động. 

 

Sử dụng các thuật toán xử lý các dạng dữ liệu từ các cảm biến thông qua hệ thống nhúng trên FPGA

   

 

Để xuất định hướng tiếp tục nghiên cứu  

Trong khuôn khổ luận văn này do hạn chế về thời gian nên mới chỉ áp dụng ứng dụng thiết kế một lõi xử lý mềm kiến trúc RISC đơn giản trên Xilinx Spartan 3E 500K FPGA, Trong thời gian tới có thể áp dụng FPGA xử lý nhiều dạng dữ liệu với mức độ phức tạp cao hơn đưa vào thực tiễn.

 

 

IV. DANH MC CÁC TÀI LIU THAM KHO

 

[1]      Yah Zi he,” Building a RISC system in an FPGA

[2]      Volnei A. Pedroni, “Circuit Design with VHDL”. TLFeBOOK.

[3]      E. Ayeh, K. Agbedanu,..”FPGA Implementation of 8-bit Simple Processor”.

[4]   www.Xilinx.com, “Spartan-3E 500K starter board user guide”.

[5]      www.Xilinx.com,“MicroBlaze Processor Reference Guide”.

 

Xin cám ơn các thày cô giáo

 

 

 

HÀ NỘI - 2013

 

Thẻ